本文介紹了五種MOS管在實際應用中存在的漏電流：反偏結泄漏電流、柵極致漏極泄漏電流、柵極直接隧穿電流、亞閾值泄漏電流和隧穿柵極氧化層漏電流。這些漏電流會影響低功耗設備電池的壽命和s&h電路信號保持時間。為了減小漏電流，可以使用高K介電材料替代SiO2作為柵極絕緣體介質(zhì)層。同時，亞閾值泄漏電流在CMOS技術中較大，可以通過降低閾值電壓來減小其影響。
你不知道的五種MOS管泄漏電流以及產(chǎn)生原因
在實際應用中，MOS管常常存在各種漏電流，這使得它嚴重減少了低功耗設備電池的使用壽命，以及在一些s&h電路中，限制了信號保持時間。而一個理想的MOS管是不應該存在任何電流流入襯底的，特別是當MOS管關斷時，漏-源極之間不應該存在任何電流。
那么，今天我們來了解MOS管以下5種漏電流。
反偏結泄漏電流
：當MOS管關斷時，通過反偏二極管從源貨漏極到襯底。
其主要由兩部分組成：
1. 由耗盡區(qū)邊緣的擴散和漂移電流產(chǎn)生
2. 由耗盡區(qū)中的產(chǎn)生的電子-空穴對形成
在一些重摻雜的PN區(qū)，還會攜帶一些間隧穿（BTBT）現(xiàn)象貢獻的泄漏電流。不過源漏二極管和阱二極管的結反向偏置泄露電流分量，相對于其他三個泄漏分量幾乎可以忽略不計。
柵極致漏極泄漏電流
柵極致漏極泄漏電流一般由MOS管漏極結中的高場效應引起的。由于源極和漏極重疊區(qū)域之間存在大電場而發(fā)生隧穿（包含雪崩隧穿和BTBT隧穿），產(chǎn)生了 電子-空穴對。由于電子被掃入阱中，空穴積累在樓中形成/GIDL。
柵極與漏極重疊區(qū)域下的強電場，會導致深度耗盡區(qū)，以及使漏極和阱交界處耗盡層變薄，因而有效形成漏極到阱的電流/GIDL。/GIDL與VGD有關，一般NMOS的/GIDL會比PMOS的大兩個數(shù)量級。
柵極直接隧穿電流
柵極泄漏電流是由柵極上的電荷隧穿過柵氧化層進入阱（襯底）中形成。一般柵氧化層厚度在3-4nm，由于在柵氧化物層上施加高電場，電子通過Fowler-Nordheim隧道進入氧化物層的導帶而產(chǎn)生的/G。
隨著晶體管長度和電源電壓的減小，柵極氧化物的厚度也必須減小，以維持對溝道區(qū)域的有效柵極控制。不幸的是，由于電子的直接隧穿會導致柵極泄漏呈指數(shù)級增加。
目前可以使用高K介電材料（如TiO2和Ta2O5），替代SiO2作為柵極絕緣體介質(zhì)層。
這種方法可以克服柵極漏電流，并同時對其柵極保持良好的控制。
亞閾值泄漏電流
：指溝道處于弱反型狀態(tài)下的源漏電流，是由器件溝道少數(shù)載流子的擴散電流引起的。當柵源電壓低于閾值電壓Vth時，器件不會馬上關閉，而是進入了“亞閾值區(qū)”而IDS成了VGS的指數(shù)函數(shù)。
在目前的CMOS技術中，亞閾值泄漏電流ISUB會比其他泄漏電流分量大得多。這主要是因為現(xiàn)代CMOS器件中的VT相對較低。
隧穿柵極氧化層漏電流
在短溝道器件中，薄柵極氧化物會在 SiO2 層上產(chǎn)生高電場。由于高電場作用，低氧化物厚度會導致電子從襯底隧穿到柵極，同時從柵極通過柵極氧化物，隧穿到襯底，進而形成柵極氧化物的隧穿電流。
(a)是一個平帶 MOS 晶體管，即其中不存在電荷。
當柵極端子正偏置時，能帶圖會發(fā)生變化，如圖(b)。強烈反轉(zhuǎn)表面處的電子隧道進入或穿過 SiO 2層，從而產(chǎn)生柵極電流。
另一方面，當施加負柵極電壓時，來自 n+ 多晶硅柵極的電子隧道進入或穿過 SiO 2層，從而產(chǎn)生柵極電流，如圖 (c) 所示。
〈烜芯微/XXW〉專業(yè)制造二極管，三極管，MOS管，橋堆等，20年，工廠直銷省20%，上萬家電路電器生產(chǎn)企業(yè)選用，專業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以直接聯(lián)系下方的聯(lián)系號碼或加QQ/微信，由我們的銷售經(jīng)理給您精準的報價以及產(chǎn)品介紹
聯(lián)系號碼：18923864027（同微信）
QQ：709211280